BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:FPGAエクストリーム・コンピューティング 第5
 回
X-WR-CALNAME:FPGAエクストリーム・コンピューティング 第5
 回
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:2644@techplay.jp
SUMMARY:FPGAエクストリーム・コンピューティング 第5回
DTSTART;TZID=Asia/Tokyo:20140310T183000
DTEND;TZID=Asia/Tokyo:20140310T230000
DTSTAMP:20260419T032743Z
CREATED:20140207T200504Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/2644?
 utm_medium=referral&utm_source=ics&utm_campaign=ics\n\nもうCPUに縛ら
 れたコンピューティングは飽きた！FPGAの新しい遊び方
 を考える会です。ビールとピザをご用意しますので、
 飲みながら食べながらわいわいやりましょう。これま
 でのfpgaxのレポートはこちらをどうぞ。参加費：1000円
 （ビール＆ピザ）6:30pm - 7:30pmイーツリーズ・ジャパン 
 船田悟史さん：FPGAにネットワーク処理を実装してきた
 話と、これからの話TCP/UDP/IPやHTTPをFPGAに実装してたき
 た経験を踏まえ、ネットワーク処理をFPGAで実現する上
 でのノウハウや苦楽を紹介します。特に、ネットワー
 クプロトコル処理を簡単に実装するために産み出した
 、独自の設計思想であるUPLの着想とその強みを解説し
 ます。また10GbEをFPGAで処理するための取組みについて
 述べます。7:30pm - 8:30pm@marsee101さん：ラプラシアンフィ
 ルタをZedBoardで実装（ソフトウェアからハードウェア
 にオフロード）ARM/FPGA混載プロセッサZynqを搭載したZedB
 oardを用いて、画像のエッジ抽出フィルタの一種である
 ラプラシアンフィルタを以下の3種類の方法で実装、そ
 れぞれの性能を比較した結果を解説します。C言語でソ
 フトウェア実装し、チューニングを実施C to HDL（高位
 合成）ツールのVivado HLSを使用し、AXI Lite slave IPとして
 ハードウェア実装HDLを使用してハードウェア実装8:30pm 
 - 9:00pmビール＆ピザタイム9:00pm - 10:00pm@shtaxxxさん：PyCoR
 AM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセ
 ラレータ向けIPコア開発フレームワークAMBA AXI4などの
 インターコネクトとIPコアベースのFPGAの統合開発環境
 を用いることにより、 従来のHDLベースの開発と比べて
 開発効率が大幅に向上します。本発表では、発表者が
 開発している、 FPGAアクセラレータ向けIPコア開発フレ
 ームワークであるPyCoRAMを紹介します。PyCoRAMは、計算
 カーネルのパイプラインなどのRTL記述とアプリケーシ
 ョンのメモリアクセスパターンを記述したPythonのソー
 スコードから、アクセラレータのAXI4インターコネクト
 向けIPコアを自動的に生成するフレームワークです。 
 本発表では、PyCoRAMにおけるプログラミングモデルと、
 Python-to-Verilog高位合成コンパイラを含むツールチェイ
 ンの実装などについて解説します。10:00pm - 10:30pmエル
 ザジャパン 技術部 鈴木篤志さん：Solarflare Application Onl
 oad Engine (AOE) 製品概要と開発キット(FDK)の紹介高性能10G
 bイーサネットサーバーアダプター市場で広く普及して
 いるOpenOnload 対応の Solarflare NIC ASIC とサーバーからオ
 ンザフライで再構成可能な FPGA NIC とがハイブリッド化
 したユニークな AOE 製品の概要および、Altera QuartusIIと
 統合した開発環境を提供するFDKについて，実例を交え
 て紹介します。10:30pm - 11:00pm@kisさん：高位合成ツール
 の話会場に関する注意開場は18:00からです。18Fが受付
 となっていますが、18Fに止まるエレベータと止まらな
 いのがありますので注意してください。参加される方
 は受付で名刺を集めさせて頂きます。なお名刺の無い
 方は受付にて記名して頂きます20:00を過ぎると正面の
 ドアはロックされてしまいますので遅刻された方は主
 催者もしくは@nifty_engineer までご連絡下さい。お手洗い
 、喫煙所は自動ロックされるドアの外にあります。 休
 憩時間にはスタッフが待機しますが、それ以外の時間
 に お手洗いなどに行かれる方はスタッフに一声かけて
 頂ければと思います なお万一ロックアウトされてしま
 った場合には主催者もしくは @nifty_engineer までご連絡
 下さい
LOCATION:ニフティ株式会社 東京都新宿区北新宿2-21-1 （新
 宿フロントタワー18階 ニフティ株式会社 セミナールー
 ム ）
URL:https://techplay.jp/event/2644?utm_medium=referral&utm_source=ics&utm_c
 ampaign=ics
END:VEVENT
END:VCALENDAR