BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:SystemVerilogによるテストベンチ実践会(2017夏)
X-WR-CALNAME:SystemVerilogによるテストベンチ実践会(2017夏)
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:627737@techplay.jp
SUMMARY:SystemVerilogによるテストベンチ実践会(2017夏)
DTSTART;TZID=Asia/Tokyo:20170826T102000
DTEND;TZID=Asia/Tokyo:20170826T180000
DTSTAMP:20260408T045955Z
CREATED:20170712T161047Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/62773
 7?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\nSystemVerilogに
 よるテストベンチ実践会です。\nCQ出版のSysytemVerilog設
 計スタートアップをベースに活動します。\nアマゾン
 で売り切れの時は、CQ出版で購入できます。\nVivado ISim
 のSystemVerilog DPI-Cについては、\nUG900のDirect Programming Inte
 rface (DPI) in \nVivado Simulatorを読んでおいてください。\nC
 プログラムのコンパイルは、Vivado内蔵のxscコンパイラ
 を使います。\n筑波大の武内先生のDPI-Cまとめ、ModelSim
 の場合\n参加者が準備するもの\n\n受付票 (このページ
 の右側の「受付票の発行」から参照できます)\n会場利
 用料金、参加者各自(1000円)\nSystemVerilog設計スタートア
 ップ (任意)\nPC (Xilinx Vivado XSIM or Intel ModelSim FPGA Editonを
 インストールし、動作確認しておいてください)\nWifiは
 利用できます\n勉強会後、懇親会を行います (予算は200
 0円 + 1000円)、申込の時に、懇親会参加にチェックして
 ください。\n\n活動は、チームにて行います。\n受付時(
 5F)に、会場のスタッフに会場利用料金として1000円支払
 いをしてください。\n懇親会参加者は懇親会費として+2
 000円です。(飲み物:ビール類、ジュース、お茶、食べ
 物:ピザ、スナック菓子)\n\n10:00 〜 10:20 : 受付　(10時ま
 では、会場に入れません。\n一階のエレベータホール
 で10時までお待ちください。)\n10:20 〜 10:40 : はじめに
 、＠Vengineer　(チーム分け)\n10:40 〜 11:00 : Zynq VIP利用し
 たテストベンチ、@Vengineer\n11:00 〜 17:00 : チーム活動 (
 チーム活動中に、活動報告資料も作成していただきま
 す)　昼食時間は特に設けませんので、各自取ってくだ
 さい\n17:00 〜 17:40 : 各チームの活動報告 (各チームの10
 分間のLT)、最大4チームを想定しています。\n17:40 〜 18:
 00 : 終わりに、@Vengineer\n18:00 〜 20:00 : 懇親会\n\nSystemVeri
 log初めて人 (1チーム5名 x 2チーム)\n次の内容で活動を
 します (主催者@Vengineerがちょっとだけサポートします)
 \n活動の最初に、テストベンチとテストプログラムに
 ついて簡単に説明します。\n\nテストベンチとは\nタス
 クによるテストプログラム\nBFMによるテストプログラ
 ム\n\nZynq VIPを使いたい人 (1チーム5名 x 2チーム)\nXilinx(X
 SIM)限定、Vivado 2017.1以降\n\nZYNQ-7000 VIPを利用したテスト
 ベンチ \n(ZYNQ-MPSOC VIPは、2017.3にてサポートするようで
 す)\n\nZynq VIPを使うことで、シミュレーション時にC言
 語にてテストプログラムが書けるようになりました。\
 nただし、Vivado 2017.2のxsimではできないことが判明しま
 した。(2017.7.16、追記)\nDPI-Cのexport taskがどうやらまだ
 サポートされていないようです。\nModelSim ではできる
 のですがね。。。。\n以下は、参考情報としてくださ
 い。\n2009年12月にCQ出版社の半導体ネットにアップした
 \n無償ツールで実践する「ハード・ソフト協調検証」
 をベースに活動します。\nAlteraのAVALONベースですが、AX
 Iでも基本的には同じです。\n\n(1) ―― SystemVerilogのDPI-C
 機能\n(2) ―― テスト・プログラムはC言語で書く\n(3) 
 ―― Avalonインターフェースと検証用モデル\n(4) ―― Sy
 stemVerilog側のDPI-Cの記述を作成する\n(5) ―― テスト・
 プログラムの作成とBFMのコードの生成\n(6) ―― 協調シ
 ミュレーションを実行する\n(7) ―― DMAの割り込み機能
 を確かめられるようにする\n(8，最終回) ―― シミュレ
 ータやコンパイラの入手方法\n
LOCATION:コワーキングスペース茅場町 Co-Edo 東京都中央区
 新川1-3-4 PAビル5F
URL:https://techplay.jp/event/627737?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR