BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:ヘネパタ読書会 (45)
X-WR-CALNAME:ヘネパタ読書会 (45)
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:628903@techplay.jp
SUMMARY:ヘネパタ読書会 (45)
DTSTART;TZID=Asia/Tokyo:20170805T130000
DTEND;TZID=Asia/Tokyo:20170805T180000
DTSTAMP:20260501T055223Z
CREATED:20170726T160505Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/62890
 3?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\n『ヘネシー&
 パターソン コンピュータアーキテクチャ 定量的アプ
 ローチ 第5版』（通称ヘネパタ）を読む会です。\nコン
 ピュータアーキテクチャの基礎を勉強しましょう。\n
 お気軽にご参加ください。\n【注】\n主催者はコンピュ
 ータアーキテクチャの専門家ではありません。\nあま
 り凄いことは期待しないでください。\n会場について\n
 株式会社ねこねこエンジニアリング様のご厚意で会議
 室をご提供いただいております。\n情報交換\n掲示板と
 Wikiを用意しました。\n\nhttps://gitter.im/read-henepata/Lobby\nht
 tps://github.com/7shi/henepata/wiki\n\n開催履歴\n基本的に隔週
 水曜日に開催します。\n※ 今回は例外です。\n\n\n\n回\n
 日\nページ\n章\nタイトル\n\n\n\n\n今回\n2017.08.05\n253\n4\n
 ベクタ、SIMD、GPUにおけるデータレベル並列性\n\n\n44\n20
 17.07.26\n229\n3.13\nIntel Core i7\n\n\n43\n2017.07.05\n217\n3.12\nマル
 チスレッディング\n\n\n42\n2017.06.28\n205\n3.9\nどの程度投
 機すべきか\n\n\n41\n2017.06.14\n196\n3.8\n動的スケジューリ
 ング（略）命令レベル並列性の抽出 → 例題\n\n\n40\n2017
 .05.31\n189\n3.7\n基本的なVLIWプロセッサのアプローチ\n\n\n
 39\n2017.05.17\n185\n3.6\nハードウェアベースの投機処理（
 途中）\n\n\n38\n2017.04.19\n180\n3.6\nハードウェアベースの
 投機処理（途中）\n\n\n37\n2017.04.05\n174\n3.5\n動的スケジ
 ューリング：例題とアルゴリズム → 例題2\n\n\n36\n2017.0
 3.22\n167\n3.4\nTomasuloのアプローチを用いる動的スケジュ
 ーリング（途中）\n\n\n35\n2017.03.08\n159\n3.3\n先進的な分
 岐予測による分岐コストの削減 → 例題\n\n\n34\n2017.02.22
 \n152\n3.2\n命令レベル並列性技術のためのコンパイラの
 基本\n\n\n33\n2017.02.08\n143\n3\n命令レベル並列性とその活
 用\n\n\n32\n2017.01.25\n673\nC.6\n浮動小数点パイプライン\n\n\
 n31\n2017.01.11\n662\nC.5\n複数サイクル演算を扱うためのMIPS
 パイプライン拡張（途中）\n\n\n30\n2016.12.14\n651\nC.4\n何
 がパイプラインの実装を困難にするのか\n\n\n29\n2016.11.3
 0\n646\nC.3\nMIPSパイプラインの制御信号の実装\n\n\n28\n2016
 .11.16\n643\nC.3\nMIPSの簡単な実装例（途中）\n\n\n27\n2016.11.
 02\n636\nC.2\n予測による分岐コストの削減\n\n\n26\n2016.10.19
 \n629\nC.2\n分岐ハザード\n\n\n25\n2016.10.05\n621\nC.2\nパイプ
 ライン処理の主要な障害：パイプラインハザード\n\n\n2
 4\n2016.09.21\n611\n付録C\nパイプライン処理：基本および
 中間的な概念\n\n\n23\n2016.09.07\n120\n2.7\n誤った考えと落
 し穴\n\n\n22\n2016.08.24\n117\n2.6\nIntel Core i7（途中）\n\n\n21\n
 2016.07.27\n110\n2.6\n総合的な実例\n\n\n20\n2016.07.13\n101\n2.4\n
 保護：仮想メモリと仮想マシン\n\n\n19\n2016.06.29\n94\n2.3\n
 SRAM テクノロジ\n\n\n18\n2016.06.15\n85\n2.2\n改良法 8 → ブロ
 ック化 (Blocking)\n\n\n17\n2016.06.01\n80\n2.2\n改良法 4 → 例題
 \n\n\n16\n2016.05.18\n67\n2\nメモリ階層の設計\n\n\n15\n2016.04.20
 \n601\nB.5\nセグメント化仮想メモリ例: Intel Pentiumの保護\
 n\n\n14\n2016.04.06\n596\nB.4\n高速アドレス変換技術\n\n\n13\n20
 16.03.23\n587\nB.3\nページ中央の段落から\n\n\n12\n2016.03.09\n5
 81\nB.3\n例題\n\n\n11\n2016.02.24\n568\nB.2\nアウトオブオーダ
 実行プロセッサのミスペナルティ\n\n\n10\n2016.02.10\n556\nB
 .1\nQ4: 書き込みに際してどのように動作するか？\n\n\n9\
 n2016.01.27\n54757\n付録B1.12\n記憶階層の復習おわりに\n\n\n8
 \n2016.01.13\n43\n1.9\nコンピュータ設計の定量的な原則\n\n\
 n7\n2015.12.16\n33\n1.7\n例題\n\n\n6\n2015.12.02\n20\n1.5\n電力とエ
 ネルギー：システム面\n\n\n5\n2015.11.18\n4\n1.1\nはじめに\n
 \n\n4\n2015.11.04\n1523\n1A.9\n定量的な設計と解析の基礎総合
 的な実例：MIPSアーキテクチャ\n\n\n3\n2015.10.21\n509\nA.6\n
 条件分岐における選択肢\n\n\n再2\n2015.10.07\n501733\nA.3\nデ
 ィスプレースメント（ベース相対）アドレッシングモ
 ード訳者あとがき\n\n\n2\n2015.09.09\n\n\n【中止】\n\n\n1\n201
 5.08.26\n491iii\n付録A\n命令セットの原理まえがき\n\n\n
LOCATION:株式会社ねこねこエンジニアリング 東京都千代
 田区岩本町 2-10-9 (タイショービル2F)
URL:https://techplay.jp/event/628903?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR