BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:FPGAエクストリーム・コンピューティング 第10
 回
X-WR-CALNAME:FPGAエクストリーム・コンピューティング 第10
 回
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:655627@techplay.jp
SUMMARY:FPGAエクストリーム・コンピューティング 第10回
DTSTART;TZID=Asia/Tokyo:20180217T130000
DTEND;TZID=Asia/Tokyo:20180217T180000
DTSTAMP:20260419T043900Z
CREATED:20180123T021808Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/65562
 7?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\nもうCPUに縛
 られたコンピューティングは飽きた！FPGAの新しい遊び
 方を考える会です。過去のfpgaxについてはこちらとこ
 ちらをどうぞ。\nスケジュール\n12:30pm: 開場\n1pm: FPGAに
 よる大規模データ処理の高速化（日立製作所 藤本和久
 さん）\n大量のデータを高速に分析するためには多数
 のサーバが必要であり、機器や管理コストの増大が課
 題となっています。それを解決する技術として、Hadoop
 のデータ処理エンジン(オープンソースソフトウェア)
 をFPGAで高速化する技術について紹介します。また、さ
 らに先のデータ処理高速化として、FPGAに実装したアニ
 ーリングマシンで大規模最適化処理や強化学習を高速
 化する技術について紹介します。\n1:45pm: Halideでつくる
 、Domain Specific Architecture の世界（Fixstars Solutions 飯塚さ
 ん）\nフィックスターズが開発するFPGAむけDSLコンパイ
 ラGenesisのコンセプトとハードウェア向けの最適化実装
 について、CNNをテーマにご紹介します。\n2:30pm: 休憩\n2
 :45:pm: SSD/GPUがPostgreSQLを加速する。～PG-Stromが目指すハ
 ードウェア限界への挑戦～（HeteroDB 海外さん）\nGPUやNV
 Me-SSDといった新しい世代のハードウェアにより、一昔
 前には考えられなかった水準の処理能力をリーズナブ
 ルな価格で手に入れる事が可能となってきました。同
 時に、これらデバイスの能力を最大限に発揮するには
 、それを利用するソフトウェアもまた適切なアーキテ
 クチャで設計されている事が必要です。今回は、Postgre
 SQLの拡張モジュールであるPG-Stromを用いて、GPUとNVMe-SSD
 の能力を最大限に引き出す事で、バッチ処理やBI/DWH系
 のSQLワークロードをハードウェア限界で処理するアプ
 ローチとその構成技術についてご紹介します。また、
 ハードウェア限界を"越えた"性能を引き出すためのア
 ーキテクチャやそのロードマップについても併せてご
 紹介します。\n3:30pm: 組込向けDeep Learning最新技術の紹
 介（量子化テクニックとDorefaNetについて）（パソナテ
 ック 夏谷さん）\n4:00pm: 休憩\n4:15pm: An Introduction of DNN Co
 mpression Technology and Hardware Acceleration on FPGA（LeapMind 山田 
 貴登さん）\n近年、ディープラーニング技術の発達か
 ら、小型組み込み機器やモバイル等のエッジデバイス
 上でそれらを利用したいという要望が出てました。し
 かし、多くのエッジデバイスは計算資源や電力供給に
 制約があり、実用的なDNNを動作させるには多くの問題
 があります。LeapMindでは、DNNを構築するソフトウェア
 とその実行を行うハードウェアの双方を最適化し、計
 算量やメモリ使用量を削減することで、レイテンシや
 消費電力問題の解決に取り組んでいます。今回はその
 一環として、DNNのモデル圧縮とFPGAを用いたDNN専用アク
 セラレータの例をご紹介します。\n5:00pm: タイトル未定
 （さくらインターネット 長谷川さん）\n5:30pm: Intel HLS C
 ompilerでSHA256アクセラレータを作ったら微妙に失敗した
 （日本アルテラ 竹村さん）\nQuartusPrime v17.1からリリー
 スされたIntel HLS Compilerを使って、SHA256を実装してみた
 事例を紹介するふりをして、むしろHLS compilerの紹介を
 積極的にしていく所存です。\n6pm 終了\n入場方法\n\n地
 下鉄各線東銀座駅5番出口から地上にあがって、橋を渡
 ったところにあるビルです。\n正面入口から入り奥に
 あるエレベーターで13Fまであがってください。\n\n※歌
 舞伎座タワーではありませんのでご注意ください！！\
 nその他\n\nニコ生による配信を行います。URLはこちら
 です。参加者が映り込む可能性がありますので、あら
 かじめご了承ください。\n無線LANと電源はありますが
 、電源は床埋込み式で Macのアダプタが刺さりません 
 。電源タップをご持参ください。\nその他、質問や当
 日の連絡等は、@kazunori_279 まで。\n\n後援\n株式会社ド
 ワンゴ
LOCATION:ドワンゴセミナールーム 東京都中央区築地１丁
 目１３−１ （ＡＤＫ松竹スクエア13F）
URL:https://techplay.jp/event/655627?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR