BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:Halide 勉強会
X-WR-CALNAME:Halide 勉強会
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:681596@techplay.jp
SUMMARY:Halide 勉強会
DTSTART;TZID=Asia/Tokyo:20180728T130000
DTEND;TZID=Asia/Tokyo:20180728T170000
DTSTAMP:20260503T213159Z
CREATED:20180626T020515Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/68159
 6?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\n悪天候が予
 想されますが予定通り実施します。皆様のご参加をお
 待ちしております。※状況により懇親会を早めに切り
 上げる可能性はございます\nスケジュール\n12:30~ 開場\n
 13:00~「Prelude to Halide」（株式会社フィックスターズ　
 丸岡晃）\n本勉強会のテーマである「Halide」DSLについ
 て、本勉強会の導入として概要を説明します。どのよ
 うなアプリケーションに対するドメイン固有言語なの
 か？アルゴリズムとスケジューリングの恩恵とは何か
 ？コンパイルフローにおいてどのような最適化がされ
 るのか？などを紹介します。\nまたループモデルを線
 形代数的に表現出来るPolyhedral Modelを題材に取り上げて
 、Halide IRやHalide内部における解析・最適化パスの仕組
 みや実装の概要を説明し、コンパイラ最適化におけるH
 alide IRの恩恵を示します。\n13:45~「Halide for Memory」（@kou
 meitomida）\n画像処理パイプラインやdeep neural networkの計
 算を高速化する場合、thread並列やSIMD命令を使うほかに
 cache memoryをうまく使うことが重要となります。Halideのs
 chedule機能を使うと手軽に計算機の階層メモリを積極的
 に意識したプログラミングができますので、その概要
 を説明します。\n14:30~14:45 休憩\n14:45~15:30「計算スケジ
 ューリングの効果：もし，Halideがなかったら？」（名
 古屋工業大学 福嶋慶繁）\n画像処理プログラムは計算
 順序（スケジューリング）によって大きく性能が変わ
 る．これは，2次元畳み込みフィルタといった基本的な
 フィルタでも該当する．このフィルタをセパラブルフ
 ィルタとして実装すると，数百通りの実装の可能性が
 ある．これを100通り以上のパターンを人力で実装し， 
 HalideのようなDSLがなければどれだけ実装が困難かを示
 す．\n15:30~16:15「Tiramisu、ちょこっと、味見してみまし
 た！」（@Vengineer）\n1990年に日本でもブームになった「
 ティラミス」。\n それと同じ名前の「Tiramisu」。それ
 が今回発表する内容です。\n 「Tiramisu」は、今回の勉
 強会のお題である「Halide」 と「ISL (Integer set library)」
 を利用しています。\n「Halide」と「ISL」は、 Facebook Rese
 archの「Tensor Comprehensions」(Cupy\nv5では、Tensor  Comprehension
 sをサポート)でも利用されています。\n16:15~17:00 「Tensor
  Comprehensionsにみる、Halide IRの汎用性」（Fixstars Solutions 
 飯塚拓郎）\n2018年2月にFacebook Researchが公開したTensor Com
 prehensions（以下TC）は、Deep Neural Networkの最適化フレー
 ムワークです。モデルの内部表現としてHalide IRを用い
 ており、Polyhedral変換というテクニックを用いて各レイ
 ヤの計算をハードウェアに最適な形に変換します。こ
 の発表ではTCがどのようにHalide IRを活用しているかを
 解説し、Halide IRのもつ汎用性について示します。\n17:00
 ~ LT & 懇親会\nLT発表枠も随時募集中です。時間は15分程
 度を目安にお願いします。\n入場方法\n時間：12:30～13
 ：00\n場所：東京都品川区大崎1-11-1 ゲートシティ大崎
 ウエストタワー3階 　総合受付前\n※ プレートを持っ
 てお待ちしています\n※「受付票」をスマートフォン
 等で提示をお願います  \nなお、 遅延等で遅れる際は
 お迎えに伺いますので、3階総合受付前でお待ち頂き、
 下記アドレス宛にご連絡下さい。\nevent@fixstars.com\nフィ
 ックスターズの代表番号は、留守番電話となり通じま
 せんので、ご連絡はメールにてお願いいたします。\n
 懇親会について\nLT会場にて軽食＋ドリンクが出ます。
 参加費は無料です。
LOCATION:株式会社フィックスターズ 東京都品川区大崎1-11-
 1 ゲートシティ大崎ウエストタワー18階 
URL:https://techplay.jp/event/681596?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR
