BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:fpgax #11 ＋ TFUG ハード部：DNN専用ハードについ
 て語る会
X-WR-CALNAME:fpgax #11 ＋ TFUG ハード部：DNN専用ハードについ
 て語る会
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:715047@techplay.jp
SUMMARY:fpgax #11 ＋ TFUG ハード部：DNN専用ハードについて語
 る会
DTSTART;TZID=Asia/Tokyo:20190202T123000
DTEND;TZID=Asia/Tokyo:20190202T183000
DTSTAMP:20260422T152744Z
CREATED:20190111T060557Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/71504
 7?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\nFPGA、AIチッ
 プ、GPU、RasPi等々、DNN向けのハードウェアについてわ
 いわい話します。fpgaxとTFUGハード部の共催です。\nス
 ケジュール\n12:00pm: 開場\n12:30pm:「TPUの最近の話」Google 
 佐藤\nGoogleが開発したDL専用プロセッサ、Cloud TPUとその
 クラスタ環境Cloud TPU Podの最新動向を解説します。また
 エッジ向けプロセッサのEdge TPUのデモも紹介します。\n
 1:00pm: 「AIチップ最新レビュー」北海道大学 百瀬啓さ
 ん\nAIチップの動向の紹介します。まず2013年からトレ
 ンドを紹介します。去年の半ばくらいから多様化して
 全体がとらえにくくなっています。量子化のトレンド
 とメモリーのローカライゼーションの観点ですっきり
 と紹介できればと考えています\n1:40pm: 「 LUT-Network ～
 本物のリアルタイムコンピューティングを目指して～
 」 渕上竜司さん\nFPGAを使ってノイマンボトルネックの
 壁を打ち破り、本物のリアルタイムコンピューティン
 グを行うことを目指しています。そんな世界と最も縁
 が遠そうなDNNを眺めていてふと思いついたのが、DNNの
 ノードをFPGAのLUTに置き換えて、FPGAを直接学習させる
 手法です。まだ道半ばですが、FPGAアーキテクチャだか
 らこその少し変わった角度からのDNNのアプローチであ
 る LUT-Network の可能性をご紹介できればと思います。\n2
 :20pm: 休憩\n2:30pm: 「（仮）DNNコンパイラの歩みと最近
 の動向」ぼのたけ/NII 今井健男さん\nAIチップの登場や
 エッジデバイスでのAI/DL推論へのニーズが高まるのに
 伴い、学習済みDNNを多様なハードウェアに合わせて最
 適化し実行コードに変換するDNNコンパイラが多数登場
 しました。本講演ではDNNコンパイラの成り立ちから基
 本的な構成、そして現在の技術開発動向について紹介
 します。\n3:10pm:「RISC-V の現況と Esperanto Technologies のア
 プローチ」京都産業大学 情報理工学部 安田豊さん\n研
 究から始まった RISC-V ですが、いまは1994-5年頃の、Linux
  が立ち上がろうとする時と似た空気を感じます。その
 RISC-Vの現況を、2018年の春にEsperanto Technologies を訪問し
 たときの様子を交えながらざっと概説・展望します。\
 n3:40pm:「HBM-FPGA をさわってみた」長瀬産業 西沢正登さ
 ん\nHBM を積んだ FPGA を、自社製品である長大キー探索I
 P である Axonerve に適用してみました。2019から市場に出
 てくる HBM-FPGA 利用の事例として簡単に紹介します。\n3
 :50pm: 休憩\n4:00pm: 「Deep Learning推論を高速化するソフト
 ウェア技術」Idein 中村晃一さん\n既存のハードウェア
 を用いて、ソフトウェアのみでDeep Learningモデルでの推
 論を高速化する技術について、モデルアーキテクチャ
 、圧縮、実装などの観点でざっとご紹介した後、弊社
 のラズパイでの取り組みについてご紹介します。\n4:40p
 m: 「TensorFlow XLA：XLAとは、から、最近の利用事例につ
 いて」@vengineer（ソースコード解析職人）さん\nGoogleが
 開発を行っているTensorFlow XLAについて、いったいどん
 なものかについて解説し、最近の利用事例、Julia Computi
 ng、PyTorch+XLAの中でどのような形で利用されているかを
 紹介します。\n5:10pm: 「MN-Coreについて」PFN 金子紘也さ
 ん\nPFNで開発を行っているDeep Learning向けASICであるMN-Cor
 eについてその概要を簡単に紹介します。\n5:30pm:「私の
 MNISTのFPSは530000です。ですがもちろんフルパワーで（
 以下略」 なかはらさん\nディープラーニングのhello worl
 dといえばMNIST?（最近はImageNetという人もいます…）で
 すが、高位合成ツールの普及、Google Colaboratoryといった
 クラウドベースの無料GPU環境、ディープラーニングフ
 レームワークの充実、SoCタイプなFPGAが安価に調達でき
 るようになり、誰でもMNISTを簡単に実装できるように
 なりました。そこで、今回はFPGA実装に向けの最適化手
 法（Binary化、スパース化、混合精度、メタ機械学習に
 よるパラメータ探索、関数分解設計法、カスタムプロ
 セッサ設計、など）を考えられる限り投入したらどれ
 くらい性能が出るのか、題して「MNISTチャレンジ」を
 やってみた結果を紹介します。（どうなるんでしょう
 かね、、\n6:10pm: 終了\n注意事項など\n\n受付票に記載の
 本人のみが参加できます。受付票をお持ちでない方は
 入場できません。受付票はスマートフォンでの提示で
 入場できます。\n休日は六本木ヒルズの正面入り口が
 閉鎖されています。ヒルズ側面の休日入口をご利用く
 ださい。\n12:00 開場です。受付設置時間の都合上、13:00
  以降は入場できなくなります。\n無線 LAN が利用可能
 です。電源はほとんどありません。\n会場は禁煙です
 。\n会場内に自動販売機はありません。お飲み物が必
 要な方はご持参ください。\nイベントの様子は映像配
 信を行う予定です。\nイベントの様子を撮影・録画し
 、ブログやSNSなどで公開することがあります。その際
 、来場者の姿も公開されることがあることをご了承く
 ださい。\n
LOCATION:Google 東京オフィス 東京都港区六本木６ー１０ー
 １
URL:https://techplay.jp/event/715047?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR