BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:「オートフロアプラン」によるQoR改善と成功
 事例
X-WR-CALNAME:「オートフロアプラン」によるQoR改善と成功
 事例
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:958128@techplay.jp
SUMMARY:「オートフロアプラン」によるQoR改善と成功事例
DTSTART;TZID=Asia/Tokyo:20241003T133000
DTEND;TZID=Asia/Tokyo:20241003T141500
DTSTAMP:20260407T232716Z
CREATED:20240918T070703Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/95812
 8?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\n「オートフ
 ロアプラン」によるQoR改善と成功事例\n概要\n「マルチ
 ダイFPGAにはマルチダイを意識した配置配線が必須」\nF
 PGAの配置配線において実行時間とQoR間のトレードオフ
 は如実に現れております。近年のIPのハードリソース
 はピン密度も高く配置の柔軟性がありません。\n特に
 マルチダイFPGAでは適切な配置配線アルゴリズムを見出
 すことが現状では非常に困難であるため、修正/補正が
 不足、またはツールデフォルトのアルゴリズムではリ
 ソース配置が適切に行われずに密集し、結果として配
 線も過密化してタイミング問題や配線エラーが引き起
 こされます。\n今回のウェビナーではPlunify社 InTimeに新
 しく実装されたマシンラーニングを駆使したオートフ
 ロアプランがこの問題に対し、どう有効であるか、ま
 たその結果を成功事例と共に紹介致します。\nぜひ、
 ご参加ください。\nアジェンダ\n\n大規模FPGA設計におけ
 る現在の配置配線ツールにおける限界\nマシンラーニ
 ング主導のオートフロアプランとパーティショニング\
 n成功事例のご紹介\n\nウェビナー詳細\n\n\n\n\n\n\n\n\n\n開
 催日時\n2024年10月3日（木）13:30～14:15\n\n\n開催方法\nウ
 ェビナー形式（チャット機能によりリアルタイムで質
 疑応答可能です。）ウェビナーツール「Zoom」を利用し
 ます。\n\n\n受講対象\n・大規模FPGAをご設計されている
 方・FPGAプロジェクトマネージャー\n\n\n参加方法\n開催
 前日までにお申込いただいた方へウェビナー入場用のU
 RLを別途メールにてお知らせいたします。メールが届
 かない方は、迷惑メールフォルダをご確認いただくか
 、お問合せフォームにてご連絡ください。\n\n\n備考\n
 ※競合製品取り扱い企業様の申込については、お断り
 する場合がありますので予めご了承ください。※個人
 およびフリーメールアドレスによるお申込みはお断り
 しています。\n\n\n受付締切\n2024年10月2日（水）12:00\n\n\
 n\n参加費\n無料\n注意事項\n\nリクルーティング、勧誘
 など、採用目的でのイベント参加はお断りしておりま
 す。\nキャンセル待ち・補欠・落選の方はご参加いた
 だくことが出来ませんのでご了承ください。\n欠席さ
 れる場合は、お手数ですが速やかにキャンセル処理を
 お願い致します。\n無断キャンセルや欠席が続く場合
 、次回以降の参加をお断りさせていただく場合がござ
 います。\n
LOCATION:
URL:https://techplay.jp/event/958128?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR