BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//https://techplay.jp//JP
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALDESC:アーキテクチャ検証で強化する組み込み機器
 のサイバーセキュリティ
X-WR-CALNAME:アーキテクチャ検証で強化する組み込み機器
 のサイバーセキュリティ
X-WR-TIMEZONE:Asia/Tokyo
BEGIN:VTIMEZONE
TZID:Asia/Tokyo
BEGIN:STANDARD
DTSTART:19700101T000000
TZOFFSETFROM:+0900
TZOFFSETTO:+0900
TZNAME:JST
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:991961@techplay.jp
SUMMARY:アーキテクチャ検証で強化する組み込み機器のサ
 イバーセキュリティ
DTSTART;TZID=Asia/Tokyo:20260305T110000
DTEND;TZID=Asia/Tokyo:20260305T113000
DTSTAMP:20260407T122932Z
CREATED:20260203T025146Z
DESCRIPTION:イベント詳細はこちら\nhttps://techplay.jp/event/99196
 1?utm_medium=referral&utm_source=ics&utm_campaign=ics\n\nウェビナー
 概要\n近年、車載・医療・産業機器をはじめとする組
 み込みシステムはネットワーク接続が前提となり、サ
 イバー攻撃の脅威は急速に高まっています。それに伴
 い、EU サイバーレジリエンス法（CRA）をはじめ、IEC 624
 43、ISO/SAE 21434、IEC 81001-5-1 などの国際規格・規制への
 対応が求められ、開発現場におけるセキュリティ要件
 はますます複雑化しています。こうした規制に共通し
 て求められているのが、Security by Design、すなわち「設
 計・アーキテクチャ段階からセキュリティを組み込む
 こと」です。しかし実際の現場では、レガシーコード
 の存在、設計ドキュメントの不足、システムの大規模
 化や人材不足などにより、設計と実装の乖離が生じや
 すく、セキュリティ確保と開発効率の両立が大きな課
 題となっています。本ウェビナーでは、組み込み開発
 におけるサイバーセキュリティ強化の実践的なアプロ
 ーチとして、アーキテクチャ検証に焦点を当てます。
 設計したアーキテクチャモデルと実装との一致検証が
 、どのように規制対応を支え、同時に開発効率や品質
 向上につながるのかを、具体的な課題例とデモンスト
 レーションを交えて解説します。セキュリティはもは
 や「コスト」ではなく、製品競争力を左右する重要な
 要素です。本ウェビナーを通じて、設計とコード品質
 の両面から、持続可能なサイバーセキュリティ対策を
 実現するヒントをお持ち帰りいただけます。\n本ウェ
 ビナーで学べること\n\n国際規制が求める Security by Desig
 n の考え方と、設計段階で実践するポイント\nレガシー
 コードや設計と実装の乖離といった、組み込み開発で
 頻出する課題への対処アプローチ\nアーキテクチャ検
 証デモを通じて理解する、設計と実装の整合性チェッ
 クの効果\n規制対応と開発効率・品質向上を両立する
 ための実務的な考え方\n\n参加対象\n\n組み込み機器・
 ソフトウェアの設計・開発に携わっているエンジニア
 、アーキテクトの方\nCRA や IEC 62443、ISO/SAE 21434 などの
 規制対応を検討・担当している方\nセキュリティと品
 質を両立した開発プロセスを構築したい開発リーダー
 ・マネージャーの方\nアーキテクチャ検証や静的解析
 ツールの活用に関心のある方\n\n参加費\n無料\n参加方
 法\n１．お申し込みいただきますと「申込者へのメッ
 セージ」に申し込みURLが表示されます。２．申し込みU
 RLへアクセスしご登録ください。３．ご登録後、ウェ
 ビナー登録確認メールをお送りします。\n※同業他社
 ・競合企業様からのお申し込みはご遠慮いただいてお
 ります。
LOCATION:
URL:https://techplay.jp/event/991961?utm_medium=referral&utm_source=ics&utm
 _campaign=ics
END:VEVENT
END:VCALENDAR