「オートフロアプラン」によるQoR改善と成功事例
株式会社PALTEKが次に開催するイベントはこちら
参加枠 | 申込形式 | 参加費 |
---|---|---|
参加枠
|
先着順 | 無料 |
イベント内容
「オートフロアプラン」によるQoR改善と成功事例
概要
「マルチダイFPGAにはマルチダイを意識した配置配線が必須」
FPGAの配置配線において実行時間とQoR間のトレードオフは如実に現れております。
近年のIPのハードリソースはピン密度も高く配置の柔軟性がありません。
特にマルチダイFPGAでは適切な配置配線アルゴリズムを見出すことが現状では非常に困難であるため、修正/補正が不足、またはツールデフォルトのアルゴリズムではリソース配置が適切に行われずに密集し、結果として配線も過密化してタイミング問題や配線エラーが引き起こされます。
今回のウェビナーではPlunify社 InTimeに新しく実装されたマシンラーニングを駆使したオートフロアプランがこの問題に対し、どう有効であるか、またその結果を成功事例と共に紹介致します。
ぜひ、ご参加ください。
アジェンダ
- 大規模FPGA設計における現在の配置配線ツールにおける限界
- マシンラーニング主導のオートフロアプランとパーティショニング
- 成功事例のご紹介
ウェビナー詳細
開催日時 | 2024年10月3日(木)13:30~14:15 |
開催方法 | ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。) ウェビナーツール「Zoom」を利用します。 |
受講対象 | ・大規模FPGAをご設計されている方 ・FPGAプロジェクトマネージャー |
参加方法 | 開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。 メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。 |
備考 | ※競合製品取り扱い企業様の申込については、お断りする場合がありますので予めご了承ください。 ※個人およびフリーメールアドレスによるお申込みはお断りしています。 |
受付締切 | 2024年10月2日(水)12:00 |
参加費
無料
注意事項
- リクルーティング、勧誘など、採用目的でのイベント参加はお断りしております。
- キャンセル待ち・補欠・落選の方はご参加いただくことが出来ませんのでご了承ください。
- 欠席される場合は、お手数ですが速やかにキャンセル処理をお願い致します。
- 無断キャンセルや欠席が続く場合、次回以降の参加をお断りさせていただく場合がございます。
新規会員登録
このイベントに申し込むには会員登録が必要です。
アカウント登録済みの方はログインしてください。
※ ソーシャルアカウントで登録するとログインが簡単に行えます。
※ 連携したソーシャルアカウントは、会員登録完了後にいつでも変更できます。