SystemVerilogによるFPGA/ディジタル回路設計入門

書籍情報

発売日 : 2023/11/25

著者/編集 : 小林 和淑/寺澤 真一/𠮷河 武文/塩見 準/門本 淳一郎

出版社 : オーム社

発行形態 : 単行本

ページ数 : 192p

書籍説明

内容紹介

SystemVerilogによる回路設計を実践的に解説SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。SystemVerilogは、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています。Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V(リスク ファイブ)設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。

目次

第1章 ハードウェア記述言語による FPGA/ASIC 設計
第2章 FPGA への実装入門
第3章 ディジタル回路入門
第4章 SystemVerliog による順序回路設計
第5章 SystemVerilog による FPGA の設計と実装
第6章 SystemVerilog による ASIC 設計
第7章 SystemVerilogとVerilog HDLの対比と記述の罠

著者情報

小林 和淑
寺澤 真一
𠮷河 武文
塩見 準
寺沢 真一
門本 淳一郎