イベント概要

アダプティブコンピューティング研究推進体(ACRi)は、FPGAの活用方法を模索、研究する団体です。より多くの方にFPGAを楽しんでほしいと考えているACRiでは、ウェビナーやハンズオンを通じてFPGAの学び方・楽しみ方を紹介していきます。

前回に続き、第2回目の「ACRiラーニング」のご案内です。今回も株式会社エッチ・ディー・ラボ様にご協力により、通常であれば10万円以上かかるFPGAトレーニングコース（2日間）を、ACRi向けに大幅ディスカウント（90%オフ）でご提供頂きます。時間短縮の簡易版コンテンツではなく、定期開催の正規トレーニングコースにACRi参加枠として特別価格で参加できるというものです。ACRiブログやACRiルームを利用してFPGAに興味を持たれた皆さんにとって、本格的なステップアップを目指すまたとないチャンスです！是非、この機会を逃さず、FPGA技術習得に向けた第一歩を踏み出して下さい。

トレーニングコース

「Zynq SoC システムアーキテクチャ」

ザイリンクス Zynq SoC によって新しいレベルのシステム設計が可能になります。 このコースはシステム設計経験者を対象とし、チップ上に Zynq SoC システムを効率的に構築する方法について学びます。Zynq SoC プロジェクトの設計過程において適切な判断を下すために役立つ Zynq アーキテクチャの特長および利点について解説します。ここでは、ARM® Cortex™-A9 プロセッサ ベースのプロセッシング システム (PS) と統合されたプログラマブル ロジック (PL) のアーキテクチャについて、Zynq SoC を適切に、そして効率的に活用するにあたって十分な詳細情報を提供します。 　また、PS、I/O ペリフェラル、タイマー、キャッシュ、DMA、割り込み、メモリ コントローラーを構成する個々のコンポーネントの詳細も扱います。特に、PL ユーザー ロジックからの PS DDR コントローラーへの有効なアクセスと使用、PL と PS の効率的な接続、設計テクニック、トレードオフ、PS または PL に機能を実装する際の利点について、重点的に解説します。

１日目

• Zync SoC概要
• アプリケーション プロセッサー ユニット (APU)の内部
• 演習 1 : Zynq SoC プラットフォームの構築
• プロセッサ入力/出力ペリフェラル
• AXI の概要
• Zynq SoC PS/PL インタフェース
• 演習 2 : Zynq SoC のプログラマブル ロジックの統合
• Zynq SoC のブート
• 演習 3 : Zynq SoC での DMA の使用

２日目

• Zynq SoC のメモリ リソース
• パフォーマンス 目標の達成
• 演習 4 : ポート選択のシステム パフォーマンスへの影響
• Zynq SoC ハードウェア デザイン
• Zynq SoC ソフトウェア デザイン
• Zynq SoC のデバッグ
• 演習 5 : Zynq SoC でのデバッグ
• Zynq SoC 向けツールとリファレンス デザイン
• 演習 6 : Zynq SoC での Linux アプリケーションの実行と デバッグ

ACRi参加枠 利用条件

• ACRiルームのアカウントを持っている方
• 過去にACRiルームを利用したことのある方
• ２日間のトレーニングにフル参加できる方

申し込み方法

• このサイト（Connpass）から参加申し込みを行ってください。(12/20締切り）
• 募集人数（６名）を超える場合には抽選とさせてて頂きます。抽選結果は12/21にメールでご連絡致します。
• 当選された方には、別途メールでお伝えするURLより、改めて正式なトレーニング参加登録を行ってください。
• 受講日の２営業日前（1/11）までに受講料のお振込みを完了させて下さい。

その他

• 個人参加者の方であっても、申し込み備考欄に現時点の勤務先企業名／メールアドレスをご記入ください。
• このACRiラーニングは、今後も継続して開催していきます。新しいトレーニングコースの追加も検討していきますので、是非ご期待ください。