コンパイラ勉強会

イベント内容

ディープニューラルネットワークにおけるグラフ最適化や、WebAssemblyの登場などによって再注目されているコンパイラの関連技術について共有し学ぶ会です。

スケジュール

12:30~ 開場

13:00~「LLVM Backend の紹介」 (株式会社フィックスターズ 丸岡 晃)

今やOSSのコンパイラとして有名なLLVMは、学術研究はもちろん多くの商用コンパイラにも利用されています。本発表ではLLVMのバックエンドを取り上げて各Loweringフェーズや中間表現を紹介し、LLVM-IRからオブジェクトコードがどのように生成されるかを説明します。また実際に命令やレジスタのターゲット情報がどのように定義されているかを紹介します。

13:45~「Deep Learning向けコンパイラ TVM の紹介」 (増田 正博)

近年、プログラミング言語やコンパイラの技術を、Deep Learning フレームワークに取り込もうとする動きが広がっています。本発表では、オープンソースプロジェクト、TVM がどのようにこの流れにアプローチしているかを紹介します。TVM を使うと何ができるのか、内部ではどんな処理が行われているのか、どれほどのパフォーマンスを達成できるのか、といった点を説明します。また、学習モデルのデプロイ用ツールとしてのユニークな側面や、TVM を取り巻くコミュニティについても触れます。

14:30~14:45 休憩

14:45~15:30「VC4C: RaspberryPiのGPUを使うOSS OpenCLコンパイラ開発の現状と課題」 (Idein Inc. 徳田 亮平)

現在最も有名なシングルボードコンピュータであるRaspberry Piには、どのモデルにもVideoCore IV(以下VC4)というGPUが搭載されています。 本発表ではVC4のアーキテクチャ・VC4用のOpenCLコンパイラであるVC4CというOSSプロジェクトを紹介し、アーキテクチャ固有の最適化や性能上の課題について発表します。

15:30~16:00「未経験プログラマがコボルコンパイラを作った話」 (某大学大学院情報理工学系研究科電子情報学専攻博士課程学生 吉岡 弘隆)

16:00~16:45 「GENESISコンパイラへのZ3の導入」 (株式会社フィックスターズ 朝倉 泉)

Fixstars では Halide プログラムを FPGA 回路に変換する GENESIS コンパイラを開発しています。GENESIS は Halide プログラムを ラインバッファを用いたストリーム処理回路に変換し、必要となるラインバッファのレジスタやSRAM をすべて自動的に確保します。この発表では GENESIS のレジスタサイズの推論アルゴリズムと最近実装した SMT ソルバ Z3 を用いた推論について発表します。

17:00~ LT & 懇親会

LT発表枠も随時募集中です。時間は15分程度を目安にお願いします。

入場方法

時間:12:30~13:00
場所:東京都品川区大崎1-11-1 ゲートシティ大崎ウエストタワー3階  総合受付前
※ 担当者がプレートを持ってお待ちしています
※ 入館管理上、受付時に名刺を1枚頂戴し参加リストと照合します。名刺をお持ちでない場合は用紙に所属名、氏名、メールアドレスを記入し提出いただきます。

なお、 13時以降に到着された方は、下記アドレス宛にご連絡下さい。係が定期的にお迎えに上がります。ただしタイミングによってはお待ちいただくこともありますので、事前にご承知おきください。

event@fixstars.com

フィックスターズの代表番号は、留守番電話となり通じませんので、ご連絡はメールにてお願いいたします。

懇親会について

LT会場にて軽食+ドリンクが出ます。参加費は無料です。

その他、注意事項

イベント及び懇親会時に参加者の皆さんを含んだ写真撮影をする場合があります。撮影した写真は、当社のサイトやSNSで利用することがありますので、事前にご承知おきください。(困るという方は、事前に申し出てください)

注意事項

※ こちらのイベント情報は、外部サイトから取得した情報を掲載しています。
※ 掲載タイミングや更新頻度によっては、情報提供元ページの内容と差異が発生しますので予めご了承ください。
※ 最新情報の確認や参加申込手続き、イベントに関するお問い合わせ等は情報提供元ページにてお願いします。

類似しているイベント